인공지능 애플리케이션과 대규모 언어 모델이 전 세계적으로 계속 확장됨에 따라, 데이터 센터에는 더 높은 성능의 처리 장치와 애플리케이션 전용 집적 회로가 필요합니다. 이러한 수요를 충족하기 위해 반도체 패키지는 특히 2.5차원 패키징 아키텍처에서 점점 더 커지고 훨씬 복잡해지고 있습니다. 그러나 기존의 유기 코어 기판은 극심한 열 하중에서 기계적 휨이 발생해 심각한 성능 병목을 초래하는 경우가 많으며, 그 결과 큰 본체 크기 전반에 걸쳐 상호 연결된 고장 지점이 생깁니다.
교세라 코퍼레이션은 첨단 반도체 패키징을 위해 특별히 설계된 독자적인 다층 세라믹 코어 기판을 개발하여 이러한 한계를 해결했습니다. 정밀 세라믹 소재 분야의 전문성을 활용해 교세라는 탁월한 강성과 우수한 굽힘 강도를 구현합니다. 내부 기술 시뮬레이션에 따르면 이러한 높은 기계적 강성은 고온 실장 공정 중 기판 변형을 크게 줄여줍니다. 또한 이러한 구조적 안정성 덕분에 엔지니어는 평탄성을 유지하면서도 더 얇은 패키지 구조를 설계할 수 있어, 고밀도 서버 환경에서 열 경로와 전체 적층 높이를 최적화할 수 있습니다.
우수한 구조적 신뢰성에 더해, 다층 세라믹 아키텍처는 과감한 회로 소형화를 가능하게 합니다. 기존 유기 기판에서는 층간 도전 경로를 위해 기계식 또는 레이저 드릴링이 필요해, 채널 간 간격을 촘촘하게 배치하는 데 한계가 있습니다. 반면 교세라는 소재가 아직 연성이 있고 소결 전의 그린 상태일 때 세라믹 관통 비아를 형성합니다. 이 첨단 미세 가공 기술은 훨씬 더 작은 비아 직경과 더 촘촘한 비아 피치를 가능하게 합니다. 그 결과 고밀도 3차원 라우팅이 구현되어, 차세대 고성능 컴퓨팅에 필수적인 대규모 범프 수와 초미세 라인 간격을 직접 수용할 수 있습니다.
